初学者程序学习例程,通过学习可快速入门,掌握编程语言
初学者程序学习例程,通过学习可快速入门,掌握编程语言
使用VHDL语言进行分频器的实现,本人已验证程序的正确性
16点FFT浮点数运算VHDL实现,基于乘法器和加减法器
VHDL实现的分频器,12分频。。。。。。
FFT变换的IP核的源代码 VHDL~
Digital Design with VHDL 2
Probably Approximately Correct,机器学习中关于PAC Learnable的定义及应用。非常重要的基础知识。
自己写的测试xilinx DDR接口的代码。
four input convolution in verilog
学习fpga的工具signaltap软件使用说明书,好工具
基于FPGA
实现MEARLY型状态机,序列检测器也称为串行数据检测器,是一种能够检测输入的一串二进制编码,当该二进制码与事先设定的码一致时,检测电路输出高电平,否则输出低电平。它在数据通讯,雷达和遥测等领域中用于检测...
2FSK调制解调的FPGA设计,基于XINLINX的ISE平台开发,采用VHDL语言设计,有设计文档,欢迎学习借鉴
通过按键输入学号,并循环显示:电路功能描述:通过Ego1上的按键输入自己的学号(8位10进制数),并存储在32位的寄存器中;8位10进制数输入完成后,实现滚动显示效果。
bcd counter vhdl in fpga
利用分频计数器得到显示一秒的闪烁效果
Comb filter implementation in verilog
Verilog语言实现简易售货机,可以进行投入货币的识别,找零以及自动出货,多次检测均稳定运行。
xilinx使用vitis烧写mcs或者bit的操作步骤,属于入门级别的
1. 键值采用16进制编码,即16个按键分别对应显示16进制数0~F,按键对应关系如下:最上面一行从左至右依次为0~3,第二行从左至右依次为4~7,第三行从左至右依次为8~B,最下面一行从左至右依次为C~F,其中b、d显示为...
Digital System Design
test purposes only new document 2
用于索尼的面阵CCD驱动,采用时序逻辑设计
基于xilinx FPGA实现USB Uart模式的接收功能
简单的串口例程src目录下为设计源文件。core为Altera的IP宏功能模块。sim\funcsim为功能仿真文件。sim\parsim为时序仿真文件。dev为工程文件(包含了约束,综合、布局布线的过程文件和结果文件)。
按键消抖
设计一个简单的基于3-8译码器的verilog,包含仿真与约束文件
Buzzer control in Verilog in Altera FPGA
使用32自带的dsp库进行fft频谱分析,亲测可用
交通灯的控制,分主干道和从路交通灯,主路优先,正常情况下,绿灯60s,红灯30S,黄灯5S